眾所周知，我們生活在一個數(shù)字大爆炸的時代，需要處理的數(shù)據(jù)比以往任何時候都多，存儲器在數(shù)據(jù)流中起著關(guān)鍵作用。存儲技術(shù)發(fā)展更迭50年，逐漸形成了SRAM、DRAM及Flash這三大主要領(lǐng)域。但是隨著半導(dǎo)體制造技術(shù)持續(xù)朝更小的技術(shù)節(jié)點邁進，傳統(tǒng)的DRAM和NAND Flash面臨越來越嚴峻的微縮挑戰(zhàn)；再加上由于這些存儲技術(shù)與邏輯計算單元之間發(fā)展速度的失配，嚴重制約了計算性能和能效的進一步提升。

因此，業(yè)界開始對新型存儲技術(shù)寄予厚望。越來越多的新型技術(shù)迅速涌現(xiàn)，例如將處理任務(wù)移到內(nèi)存附近甚至是內(nèi)部，分別對應(yīng)為近存計算和存內(nèi)計算，以此來提高效率。他們使用新型的存儲材料和機制來存儲數(shù)據(jù)。

臺積電作為追逐先進工藝的扛把子，對于新型存儲技術(shù)的布局也是緊鑼密鼓，畢竟邏輯和存儲是芯片重要的兩條腿，一個也不能落下。臺積電在研的新型存儲器解決方案主要涉及磁阻式隨機存取存儲器（MRAM）、電阻式隨機存取存儲器 （RRAM）、相變隨機存取存儲器 （PCRAM）、鐵電RAM等。臺積電近年來積極推動將嵌入式閃存（sFlash）改成MRAM和ReRAM等新型存儲制程。

MRAM

在新興的非易失性二進制存儲器中，自旋轉(zhuǎn)矩傳遞RAM （STT-MRAM）、自旋軌道轉(zhuǎn)矩RRAM （SOT MRAM）和壓控MRAM （VC MRAM）因其工作電壓低、速度快和耐用性以及先進的CMOS技術(shù)兼容性而特別具有吸引力。

臺積電研發(fā)STT-MRAM解決方案主要是用來克服嵌入式閃存技術(shù)的擴展限制。在2021年IEEE會議上，臺積電展示了嵌入16nm FinFET CMOS工藝的STT-MRAM的可靠性和抗磁性。

此外，臺積電還在積極探索SOT-MRAM和VC-MRAM，并與外部研究實驗室、財團和學(xué)術(shù)合作伙伴合作。臺積電的SOT-MRAM探索由高速（<；2ns）二進制內(nèi)存解決方案驅(qū)動，該解決方案比傳統(tǒng)的6T-SRAM解決方案密度要大得多，同時也更節(jié)能。2022年6月，臺灣工研院宣布，其與臺積電合作開發(fā)的低壓電流SOT-MRAM，具有高寫入效率和低寫入電壓的特點。工研院表示，其SOT-MRAM實現(xiàn)了0.4納秒的寫入速度和7萬億次讀寫的高耐久度，還可提供超過10年的數(shù)據(jù)存儲壽命。

RRAM

臺積電認為，AI和IoT所組成的強大組合AIoT，可能會在未來幾年推動半導(dǎo)體行業(yè)的增長。高能效機器學(xué)習需要具有低功耗的大容量片上存儲器。它可以同時支持 1T1R（1 個晶體管 + 1RRAM）和 1S1R（1 個選擇器 + 1RRAM）陣列架構(gòu)。與傳統(tǒng)的1T1R架構(gòu)相比，1S1R架構(gòu)可以實現(xiàn)更高的密度并實現(xiàn)3D集成。2020年臺積電開始生產(chǎn)28nm電阻隨機存取存儲器（RRAM），這是臺積電為價格敏感的物聯(lián)網(wǎng)市場所開發(fā)的低成本解決方案。

2022年11月25日，英飛凌和臺積電宣布，兩家公司準備將臺積電的RRAM非易失性存儲器 （NVM） 技術(shù)引入英飛凌的下一代AURIX？微控制器 （MCU），首批基于28納米 RRAM 技術(shù)的樣品將于2023年底提供給客戶。目前，市場上的大多數(shù) MCU系列都基于嵌入式閃存技術(shù)。RRAM的引入對MCU來說是一項新的革新，RRAM NVM可以進一步擴展到 28 納米及以上。臺積電和英飛凌成功為在汽車領(lǐng)域引入RRAM奠定了基礎(chǔ)。

臺積電還在繼續(xù)探索新的RRAM材料堆棧及其密度驅(qū)動集成，以及可變感知電路設(shè)計和編程結(jié)構(gòu)，以實現(xiàn)面向AIoT應(yīng)用的高密度嵌入式RRAM解決方案選項。

PCRAM

相變隨機存儲器（PCRAM）是一種基于硫化物玻璃的非易失性存儲器。通過控制焦耳加熱和淬火，PCRAM在非晶態(tài)（高電阻）和晶體態(tài)（低電阻）之間過渡的電阻。存儲器的電阻狀態(tài)在很大程度上與非晶態(tài)區(qū)域的大小及其可控性和穩(wěn)定性有關(guān)。這使得PCRAM細胞獨特地能夠存儲多個狀態(tài)（電阻），從而具有比傳統(tǒng)二進制存儲器更高的有效細胞密度的潛力。PCRAM可以支持陣列配置，包括一個晶體管和一個存儲器（1T1R）陣列和密度更大的一個選擇器和一個存儲器（1S1R）陣列。

相變存儲器具有很有前途的多級單元 （MLC） 功能，可滿足神經(jīng)形態(tài)和內(nèi)存計算應(yīng)用中不斷增長的片上存儲器容量需求。臺積電一直在探索PCRAM材料、電池結(jié)構(gòu)和專用電路設(shè)計，以實現(xiàn)AI和ML的近內(nèi)存和內(nèi)存計算。臺積電的一篇論文中指出，他們提出了三種新穎的 MLC PCM 技術(shù)：1）設(shè)備需求平衡，2）基于預(yù)測的MSB偏置參考，3）位優(yōu)先布局，以解決神經(jīng)網(wǎng)絡(luò)應(yīng)用中的 MLC 設(shè)備挑戰(zhàn)。使用測量的 MLC 誤碼率，所提出的技術(shù)可以將 MLC PCM 保留時間提高105倍，同時將ResNet-20推理精度下降保持在3%以內(nèi)，并在存在時間阻力漂移的情況下，將CIFAR-100數(shù)據(jù)集的精度下降減少 91% （10.8X）。如下圖所示。

臺積電在PCRAM上的研究（圖源：IEEE）

Ferroelectrics

2011年在摻雜HfO2 ALD多晶薄膜（<；10 nm）中發(fā)現(xiàn)鐵電性（FE）引發(fā)了學(xué)術(shù)界、研究機構(gòu)和工業(yè)界的大量研究。其主要原因有：一，鐵電材料可與當前的CMOS加工工藝兼容；二，鐵電材料高速（<；100 ns）和低開關(guān)能量操作使FE存儲單元成為新興非易失性存儲應(yīng)用的重要探索課題。除了具有兩種穩(wěn)定極化狀態(tài)的典型記憶單元外，由于存在多個極化域的多個有效極化狀態(tài)，F(xiàn)E記憶單元也具有潛在的適用性，用于AI/ML模擬突觸，這也已在多晶鐵電薄膜的文獻中得到證明。

臺積電正在探索鐵電薄膜和堆疊及其可控性、狀態(tài)保持性、持久性和可擴展性，以實現(xiàn)與先進CMOS技術(shù)集成的高密度、高容量數(shù)字存儲器。臺積電表示，重復(fù)循環(huán)后殘余極化的退化是可靠性的主要問題，下圖是鐵電 HfZrO 的疲勞表征及其恢復(fù)行為進行的研究。

鐵電HfZrO的疲勞表征及其恢復(fù)行為（圖源：IEEE）

選擇器（Selector）

但是要實現(xiàn)高效能和節(jié)能的高密度非易失性存儲器，除了上述這幾大新型的存儲材料之外，臺積電還在索新的選擇器材料、器件和工藝。

選擇器是一種兩端裝置，它在高于特定電壓時開啟，否則保持關(guān)閉狀態(tài)?？梢酝ㄟ^使用1S1R 結(jié)構(gòu)（1個選擇器+1個存儲器配對）作為構(gòu)建塊來實現(xiàn)高密度存儲器架構(gòu)（例如交叉點陣列）。當這樣的存儲器陣列被適當?shù)仄靡圆僮鬟x定的存儲器單元時，來自未選定的存儲器單元的潛行電流可以被串聯(lián)連接到每個存儲器單元的選擇器消除。為實現(xiàn)高性能，開發(fā)符合特定非易失性存儲器特性的選擇器至關(guān)重要。

選擇器的關(guān)鍵要求包括通態(tài)與斷態(tài)電流比（非線性）、高通態(tài)電流密度、快速開關(guān)速度、高耐力循環(huán)、高熱穩(wěn)定性、易于工藝集成、以及與存儲元件的操作兼容性。

目前業(yè)界正在研究四種主要類型的選擇器：Ovonic閾值開關(guān) （OTS）、金屬-離子閾值開關(guān)、絕緣體-金屬過渡和隧道勢壘類型。使用OTS選擇器和 PCRAM 的交叉點存儲器陣列作為存儲級存儲器已經(jīng)投入生產(chǎn)，但仍有很大的改進空間。高工作電壓是關(guān)鍵問題之一。為了更有效地與邏輯平臺一起工作，選擇器和非易失性存儲單元的總工作電壓應(yīng)與邏輯平臺電源電壓兼容（例如，高級節(jié)點為 1.5V）。

低壓選擇器對于高密度非易失性存儲器的低功耗操作至關(guān)重要。臺積電的一項研究中表明，基于無砷硫族材料的選擇器在閾值電壓~1.3V和泄漏電流~5nA的情況下，具有超過10 11個循環(huán)的高壽命。耐久性的提高歸因于適當?shù)膿诫s劑抑制相分離，形成更穩(wěn)定的非晶網(wǎng)絡(luò)。

臺積電基于無砷硫族化物材料的選擇器

（圖源：IEEE）

寫在最后

就目前新型存儲的商用化進度來看，臺積電和英飛凌基于RRAM合作的MCU算是比較快的革新進展，RRAM將有望成為閃存的替代品。過去幾乎所有的MCU細分市場都使用NOR Flash，但是閃存的微縮化步伐完全趕不上CMOS邏輯的微縮，閃存MCU的量產(chǎn)代際仍停留在40nm節(jié)點，而MCU卻已經(jīng)開始向28nm邁進，而且到了22nm世代以后，CMOS邏輯的晶體管走向FinFET立體化，閃存的MCU研發(fā)技術(shù)將極其困難。所有的新技術(shù)都需要各個產(chǎn)業(yè)鏈的通力支持，臺積電作為晶圓代工這一產(chǎn)業(yè)鏈上的重要角色，在推動新型存儲發(fā)展方面起著很大的作用。

而MRAM則有望成為SRAM的替代品。臺積電作為先進工藝界的帶頭人，早就感知到了SRAM的微縮進入極限。此前，臺積電的一篇論文中表示，SRAM的微縮似乎已經(jīng)完全崩潰。據(jù)WikiChip的報道，在2022年的第68屆年度IEEE國際電子器件會議 （IEDM） 上，臺積電談到其新的N3節(jié)點中高密度SRAM位單元大小根本沒有縮小，在0.021μm2處與他們的N5節(jié)點的bitcell大小完全相同。然而，在0.0199μm2，它只有5%的縮放（或0.95倍收縮）。也就是說，臺積電的N3B和N3E雖都提供了1.6倍和1.7倍的芯片級晶體管縮放，但SRAM卻只有1倍和1.05倍的縮放。所以對MRAM，臺積電進行了多種研究性嘗試。

從臺積電的布局中可以看出，臺積電采取的是“廣撒網(wǎng)，遍撈魚”的策略，對所有的新型存儲技術(shù)都進行探索，因為每個新型存儲技術(shù)都有其獨到的優(yōu)勢，未來在存儲領(lǐng)域不一定只有一個贏家。

（本文內(nèi)容編譯自臺積電。）